崗位職責:
1、參與SOC DFT(Design-For-Test)架構規劃, design, implementation, ATPG, pattern simulation, diagnosis等;2、責SoC DFT 方案的制訂,完成 DFT 方案的實施,包含BoundarySCAN,MBIST,SCAN,ATPG以及其他可測性電路設計,實現包括掃描、邊界掃描、MBIST在内的DFT功能;3、負責DFT相關電路的形式驗證及時序約束,并協助後端完成DFT相關時序收斂,功耗分析,壓降分析;4、測試Pattern交付,配合測試工程師完成ATE機台測試failure 診斷,并提供解決方法;5、爲生産測試開發和驗證高覆蓋率和成本效益的測試模式;6、負責DFT流程的搭建。
任職要求:
1、計算機、電子信息工程或相關領域,本科及以上學曆;2、3年以上SoC DFT經驗;3、熟悉Verilog,熟悉ASIC前端設計的流程;具備可測性設計理論知識和概4、精通DFT技術和設計流程,熟練使用DFT相關的工具(Synopsys DC/DFTC/TetraMAX/VCS)或Mentor Tessent平台的使用;5、熟悉腳本語言開發:Makefile/Tcl/Perl/Python等;6、熟悉芯片測試流程,具備Pattern優化、機台調試、良率分析及優化經驗;7、有工業級控制芯片(MCU)相關經驗者優先;8、具有認真的工作态度,積極團隊合作意識,有較強的抗壓能力。